

FIR Filters Implementation Approaches

Ciprian Romeo Comsa¹, Georgian Grigore¹

¹ Faculty of Electronics and Telecommunications, Iași

Abstract—This paper discusses different approaches of FIR filters implementation. It presents some basics of digital filters theory, followed by FIR filters design methodology in conventional approach and genetic, evolutionary approach. Finally, it describes FPGA implementation methodology, highlighting the pipelined architecture of a multiplier accumulator (MAC). A multiplier-less filter approach is also considered.

1. Introducere

În mod uzual, filtrele digitale pot fi împărțite în două categorii: filtre cu răspuns finit la impuls (FIR) și filtre cu răspuns infinit la impuls (IIR). În general, filtrele IIR sunt realizate cu structuri recursive, dar asemenea structuri pot fi întâlnite și în filtrele FIR. Filtrele IIR se constituie în componente ale multor aplicații practice din cauza răspunsului exprimat în amplitudine funcție de frecvență mai bun decât cel al filtrelor FIR. Totuși utilizarea structurilor recursive este restricționată datorită problemelor de stabilitate. În aplicații sensibile la distorsiuni de fază, filtrele FIR sunt preferate deoarece pot fi realizate cu răspuns liniar de fază. Filtrele FIR își găsesc utilitatea într-o serie de aplicații, precum eliminarea zgomotului, predicția liniară sau prelucrări adaptive ale semnalului.

Ecuția cu diferențe ce caracterizează un filtru FIR cauzal cu $N + 1$ prize și coeficienți constanți este exprimată prin relația (1), în care N este ordinul (numărul de elemente de întârziere). Ieșirea $y[n]$ se obține prin convoluția discretă a lui $x[n]$ cu răspuns finit la impuls (finit) $h[n]$ al filtrului.

$$y[n] = \sum_{k=0}^N w_k \cdot x[n-k] \quad (1)$$

$$h[k] = \begin{cases} w_k, & k = 0, 1, \dots, N \\ 0, & \text{în rest} \end{cases} \quad (2)$$




Figura 1. Structuri de filtre FIR: a). forma canonică b). forma inversă

Din ecuația (1) se poate genera structura transversală, forma directă (canonică) (Figura 1a), în timp ce structura transpusă, forma inversă (Figura 1b) se poate obține aplicând Teorema Transpoziției.

Sistemul are o funcție de fază liniară (întârziere de grup constantă: $\tau_g(\omega) = -d\varphi(\omega)/d\omega$) dacă $h[n]$ satisface condiția de simetrie (3) sau pe cea de antisimetrie (4). Topologii de filtre FIR simetrice atât în forma directă, cât și în forma inversă sunt ilustrate în Figura 2.

$$h[N-n] = h[n], n = 0, 1, \dots, N \quad (3)$$

$$h[N-n] = -h[n], n = 0, 1, \dots, N \quad (4)$$

Intrarea $x[n]$ și ieșirea $y[n]$ unui filtru causal IIR satisfac ecuația cu diferențe de ordin N cu coeficienți constanți de forma (5). De obicei coeficientul a_0 se presupune a fi de valoare 1, iar ecuația cu diferențe se poate rescrie sub forma (6).

$$\sum_{k=0}^N a_k \cdot y[n-k] = \sum_{k=0}^M b_k \cdot x[n-k] \quad (5)$$

$$y[n] = \sum_{k=0}^M b_k \cdot x[n-k] - \sum_{k=1}^N a_k \cdot y[n-k] \quad (6)$$




Figura 2. Structuri simetrice de filtre FIR: a). forma canonică b). forma inversă

Un filtru în forma directă se poate implementa din ecuația cu diferențe (6), având funcția sistem de forma (7). Dacă se factorizează polinoamele, determinând-le rădăcinile (rădăcinile numărătorului: c_k zerouri; rădăcinile numitorului: d_k poli), se poate rescrie funcția sistem în forma cascadelă (8). Combinând perechile factori reali și complex-conjugate în etaje de ordinul 2 (denumite *biquads*), rezultă ecuația (9).

$$H(z) = \frac{\sum_{k=0}^M b_k \cdot z^{-k}}{1 + \sum_{k=1}^N a_k \cdot z^{-k}} \quad (7)$$

$$H(z) = b_0 \cdot \frac{\prod_{k=1}^M (1 - c_k \cdot z^{-1})}{\prod_{k=1}^N (1 - d_k \cdot z^{-1})} = b_0 \cdot \frac{z^{-M} \cdot \prod_{k=1}^M (z - c_k)}{z^{-N} \cdot \prod_{k=1}^N (z - d_k)} = b_0 \cdot \frac{z^{-M}}{z^{-N}} \cdot \frac{C(z)}{D(z)} \quad (8)$$

$$H(z) = b_0 \cdot \prod_{k=1}^{N_{biquad}} \frac{b_{0k} + b_{1k} \cdot z^{-1} + b_{2k} \cdot z^{-2}}{1 + a_{1k} \cdot z^{-1} + a_{2k} \cdot z^{-2}} \quad (9)$$

Un avantaj al formei cascadeate față de cea directă este acela că o mică abatere de la valoarea unui coeficient (apărută de exemplu prin cuantizare) are ca efect deplasarea polilor (sau zerourilor) corespunzători numai etajului respectiv și nu a tuturor polilor (sau zerourilor). Un alt avantaj este acela că se poate verifica stabilitatea filtrului direct prin verificarea doar a coeficienților a_{2k} , ținând cont că pentru o pereche de poli complex conjugați d_k și d_k^* se poate scrie ecuația (10).

$$1 + a_{1k} \cdot z^{-1} + a_{2k} \cdot z^{-2} = 1 - 2 \cdot \text{Re}\{d_k\} \cdot z^{-1} + |d_k|^2 \cdot z^{-2} \quad (10)$$

La proiectarea filtrelor IIR, una dintre problemele care apar este aceea a stabilității filtrului, care este exprimată după cum urmează. Dat fiind polinomul $D(z)$ din expresia $1/D(z)$, z având exponenți pozitivi, expresia converge în valoare absolută dacă și numai dacă $D(z)$ are rădăcinile în interiorul cercului unitate $|z|=1$. Filtrul recursiv cu funcția de transfer definită prin relația (8) este stabil dacă toți polii lui $H(z)$ sunt situați în interiorul cercului din planul z , de rază 1. Această condiție poate fi exprimată prin relația (11).

$$B(z_k) = 0 \Rightarrow |z_k| \leq 1, \forall k = 0, \dots, N-1 \quad (11)$$

Dacă valoarea absolută a fiecărui pol este mai mică decât 1, atunci filtrul este strict stabil. Dacă însă există un singur pol în afara cercului unitate din planul z , atunci filtrul este instabil. Metoda Bairstow, recent implementată în limbajul de programare C, poate fi aplicată cu succes în determinarea rădăcinilor numitorului funcției de transfer $H(z)$.

2. Proiectarea filtrelor FIR: constrângeri și soluții

Filtrele digitale sunt proiectate modern utilizând instrumente de proiectare asistată de calculator. Unul dintre cele mai utilizate instrumente este Filter Design & Analysis Tool din toolbox-ul Matlab Signal Processing. Filtrul este dedicat unui anumit tip de aplicație, având anumite cerințe (specificații) referitoare la răspunsul în amplitudine și întârzierea de grup. Datorită dificultății modelării în cod Matlab a întârzierii de grup, de regulă în proiectarea unui filtru se urmează două etape: mai întâi se proiectează un filtru care să fie în conformitate cu specificațiile în privința răspunsului în amplitudine și care să fie de fază minimă; apoi, se ia în considerare realizarea unui compromis între specificațiile privind întârzierea de grup și costurile implementării.

Cel mai adesea, funcția de transfer (caracteristica amplitudine funcție de frecvență) a filtrului dorit este cunoscută sau sunt precizate anumite limite pentru aceasta. Astfel de specificații pentru un filtru trece-jos constau în precizarea benzii de trecere $W_{pass} = [0 \dots F_{pass}]$, a benzii de tranziție $[F_{pass} \dots F_{stop}]$ și a benzii de oprire $[F_{stop} \dots F_s/2]$, unde prin F_s se înțelege frecvența de eșantionare. Pentru a calcula coeficienții filtrului, se poate aplica una dintre metodele implementate în Matlab (de exemplu metoda echiriplului).

Dacă dorim să implementăm filtrul proiectat în tehnologie ASIC sau FPGA, atunci coeficienții calculați trebuie să fie scalați și cuantizați, translându-i din implementarea în virgulă mobilă în aceea de virgulă fixă. Astfel, dacă dorim să calculăm expresia (12) utilizând aritmetica numerelor întregi, unde b_k are valori frecționare (de exemplu $b_k = 0.125$), trebuie să o scalăm

cu o valoare întregă potrivită înainte de multiplicare și să o rescalăm cu inversa valorii respective imediat după multiplicare sau după sumare (sumare cu acumulare). Fie Q acest factor de scalare și pentru simplitate se alege a fi o putere a lui 2 (de exemplu $Q = 2^{15}$) care se poate aplica prin deplasări pe biți. Prin urmare rezoluția fracționară (pasul de cuantizare) este Q^{-1} . În aceste condiții, expresia (12) ia forma (13) sau (14). Cea de-a doua variantă produce un zgomot de rotunjire mai mic (σ_n^2 față de $(M+1) \cdot \sigma_n^2$) dar necesită un acumulator mai mare (de lungime dublă sau chiar mai mult).

$$\sum_{k=0}^M b_k \cdot x[n-k] \quad (12)$$

$$\sum_{k=0}^M Q^{-1} \cdot (b_k \cdot Q \cdot x[n-k]) \quad (13)$$

$$Q^{-1} \cdot \sum_{k=0}^M b_k \cdot Q \cdot x[n-k] \quad (14)$$

Transformata Fourier Discretă (DFT) stabilește conexiunea directă între răspunsul în frecvență și răspunsul în timp. De vreme ce domeniul frecvență este domeniul de definiție al filtrului, DFT poate fi utilizată pentru calculul coeficienților unui filtru FIR ce aproximează răspunsul în frecvență a filtrului țintă dorit. Un filtru proiectat în acest fel se numește filtru FIR direct, definit prin relația (15). Pentru a îngusta răspunsul amplitudine în frecvență a filtrului FIR, se poate adăuga o filtrare formatoare de impulsuri, cum ar fi fereastra Kaiser.

$$f[n] = \text{IDFT}(F[k]) = \sum_k F[k] \cdot e^{j2\pi kn/L} \quad (15)$$

Specificațiile tipice ale unui filtru nu se referă doar la frecvențele ce determină banda de trecere și cea de oprire, F_{pass} și F_{stop} și câștigurile ideale, ci și deviațiile permise (riplu) față de funcția de transfer. O clasă specială de filtre FIR proiectate o reprezintă filtrele echiriplu. Algoritmul echiriplu sau minim-maxim (minimax) este de obicei implementat prin metoda iterativă Parks-McClellan. Lungimea polinomului, și prin urmare și a filtrului, poate fi estimată pentru un filtru trece-jos cu relația (16), unde $A_{pass}/2$ este riplul în banda de trecere, iar A_{stop} este riplul în banda de oprire.

$$L = \frac{-10 \cdot \log_{10}(A_{stop} \cdot A_{pass}/2)}{2.324 \cdot 2\pi \cdot (F_{stop} - F_{pass})} + 1 \quad (16)$$

Figura 3 ilustrează proiectarea prin metoda echiriplului utilizând Matlab FDAtool a unui filtru FIR simetric în formă directă, de ordin minim, având specificațiile: $F_s = 4000\text{Hz}$, $F_{pass} = 800\text{Hz}$, $F_{stop} = 1200\text{Hz}$, $A_{pass} = 2\text{dB}$, $A_{stop} = 35\text{dB}$. Filtrul rezultat este de ordinul 10 iar coeficienții săi necuantizați sunt: 0.01187133789, -0.05444335938, -0.1121520996, 0.01327514648, 0.313293457, 0.4811096191, 0.313293457, 0.01327514648, -0.1121520996, -0.05444335938, 0.01187133789. Structura filtrului poate fi de asemenea automat generată.




Figura 3. Analiza filtrelor FIR cu Fdatool

3. Reprezentarea genetică a filtrelor FIR

În proiectarea filtrelor digitale, o abordare specială o constituie cea evolutivă, genetică. De obicei, algoritmi genetici sunt aplicați doar pentru a optimiza coeficienții unui filtru digital, coeficienți obținuți într-o manieră convențională. Un stil de proiectare complet diferit este acela de a realiza proiectarea cu ajutorul unui algoritm evolutiv. Algoritmii evolutivi reprezintă o clasă largă de metode de optimizare, construite pe conceptul evolutiv al lui Darwin, din biologie. Un filtru digital poate fi reprezentat printr-o secvență de operații elementare, care pot fi codate pentru a putea fi manipulate de către un algoritm genetic. Abordarea convențională, prezentată cu linie punctată în *Figura 4a* constă în proiectarea unui filtru ideal specificat (având coeficienți cu precizie infinită), obținându-se o aproximare în aritmetica cu cuvinte finite. Algoritmii genetici sunt utilizați pentru a produce pornind de la specificațiile filtrului direct codul RTL (register transfer logic) sintetizabil, care poate fi apoi translat cu alte mijloace în domeniul structural și în cel fizic.

$$H(z) = \sum_{k=0}^M b_k \cdot z^{-k} \quad (17)$$




Figura 4. a). Metodologia de proiectare digitală; b). Multiplicarea cu 13 implementată cu elemente de deplasare pe biți și sumatoare; c). Multiplicarea cu 15 implementată cu un element de deplasare pe biți și un sumator

O descriere a filtrelor digitale poate fi derivată din răspunsul lor în domeniul z . Răspunsul în frecvență a unui filtru digital FIR este exprimat prin relația (17), iar forma canonică directă a filtrului este ilustrată în Figura 4a. Pentru a reduce aria ocupată și consumul de putere, multiplicatoarele sunt adesea înlocuite cu elemente de deplasare pe biți și sumatoare. De exemplu, multiplicarea cu 13 poate fi implementată cu două elemente de deplasare și două sumatoare, ca în Figura 4b, în care blocul „<<n” înseamnă „deplasare la stânga cu n biți”. În reprezentarea digitală în formă canonică cu semn (CSD) fiecărui digit i se atribuie un semn: 0, 1 și $\bar{1}$ ($= -1$). Scopul este de a minimiza numărul digiți diferiți de zero: prin codarea coeficienților filtrelor prin CSD, ieșirea filtrului poate fi calculată cu un minim de hardware, de vreme ce multiplicările cu 0 pur și simplu nu se mai implementează. Se consideră de exemplu multiplicarea cu 15: deoarece $15 = 2^3 + 2^2 + 2^1 + 2^0 = (001111)_2$, această operație în aritmetica binară presupune trei elemente de deplasare și trei sumatoare, pe când utilizând CSD se poate scrie $15 = 2^4 - 2^0 = (01000\bar{1})_2$ și aceeași operație de multiplicare poate fi implementată doar cu un singur element de deplasare și un sumator, ca în Figura 4c.

Pornind de la aceste considerații, un filtru digital poate fi descris folosind un număr foarte mic de operații elementare. Primitivele necesare implementării oricărui filtru digital sunt enumerate în Tabelul 1. Fiecare operație elementară este codată folosind codul său propriu (un singur caracter) și două numere întregi (operandii Op_1 și Op_2). Când cei doi operanzi au valori pozitive (fiecare bloc primește date numai de la blocurile anterioare sale), nu există bucle de reacție în structură și aceasta reprezintă un filtru FIR. Toate primitivele includ o întârziere z^{-1} pentru a preveni posibile desincronizări (*timing violation*) după procesul de sinteză. Deoarece operatorii-primitive de sumare necesită mai multă putere, fiecărui bloc (sumare, diferență, complement) i se atribuie un coeficient de ponderare. De exemplu, secvența următoare este formată din 6 primitive (6 gene): (I 0 2) (D 1 3) (L 2 2) (A 2 1) (D 1 0) (S 1 5). Aceasta corespunde schemei bloc din Figura 5 și poate fi interpretată cu ajutorul relațiilor (18). Ultima este ieșirea filtrului y . Din relațiile (18) se poate obține funcția de transfer a filtrului (19).

$$\begin{aligned}
 y_0 &= x & y_2 &= 2^2 y_0 z^{-1} & y_4 &= y_3 z^{-1} \\
 y_1 &= y_0 z^{-1} & y_3 &= (y_1 + y_2) z^{-1} & y &= y_5 = (y_4 - y_0) z^{-1} \\
 H(z) &= y/x = 5z^{-4} - z^{-1} \quad (19)
 \end{aligned}$$

Nume	Cod	Op 1	Op 2	Descriere
Intrare	I	neutilizat	neutilizat	Copie intrarea: $y_i = x$
Întârziere	D	n_1	neutilizat	Păstrează valoarea: $y_i = y_{i-n_1} z^{-1}$
Deplasare la stânga	L	n_1	p	Multiplică cu 2^p : $y_i = 2^p y_{i-n_1} z^{-1}$
Deplasare la dreapta	R	n_1	p	Împarte la 2^p : $y_i = 2^{-p} y_{i-n_1} z^{-1}$
Sumare	A	n_1	n_2	Sumează: $y_i = (y_{i-n_1} + y_{i-n_2}) z^{-1}$
Scădere	S	n_1	n_2	Scade: $y_i = (y_{i-n_1} - y_{i-n_2}) z^{-1}$
Complement	C	n_1	neutilizat	Multiplică cu -1 : $y_i = -y_{i-n_1} z^{-1}$

Tabelul 1. Primitivele algoritmului genetic




Figura 5. Diagrama corespunzătoare unei secvențe de 6 primitive

O astfel de reprezentare este asemănătoare implementării într-un limbaj de programare simplu. În concluzie, proiectarea unui filtru digital poate fi automatizată cu ajutorul programării genetice.

4. Implementarea FPGA a unui filtru predictor linear direct

4.1. Avantajele implementării FPGA

Majoritatea procesărilor de semnal se realizează cu ajutorul unui microprocesor specializat, denumit procesor digital de semnal, capabil să execute operații de multiplicare foarte rapid. Această metodă tradițională de procesare de semnal este de bandă limitată. Există un număr fix de operații pe care procesorul le poate executa înainte de preluarea următorului eșantion din semnal. Acest lucru limitează fie gama prelucrărilor ce pot fi realizate asupra unui semnal, fie frecvența maximă la care se pot realiza prelucrările. Aceste limitări își au originea în natura secvențială a procesoarelor. Un procesor de semnal (DSP) poate realiza o singură operație la un moment dat. El nu poate executa operații în paralel. De exemplu, într-un filtru cu 64 de prize, la un moment dat poate fi calculată doar valoarea ponderii unei singure prize, în timp ce celelalte 63 de prize sunt în așteptare. Ca alternativă, se poate utiliza în aplicații introducerea unor registre numite „registre pipeline”. Într-o aplicație care necesită ca un semnal să fie filtrat și apoi corelat cu un alt semnal, procesorul trebuie mai întâi să realizeze filtrarea, apoi să oprească filtrarea, apoi să realizeze corelația, apoi să oprească corelația, apoi să realizeze filtrarea următorului eșantion de semnal, ș.a.m.d. Dacă în aplicația respectivă se poate utiliza tehnica „pipelining”, atunci un eșantion filtrat deja poate fi corelat în același timp cu filtrarea eșantionului următor. Producătorii de DSP-uri au încercat să evite probleme de acest fel prin introducerea mai multor procesoare pe un chip. Acest lucru este benefic într-adevăr, însă un DSP continuă să fie în stare de repaus „idle” în majoritatea timpului de funcționare a aplicației.

Procesarea digitală de semnal utilizând tehnologia FPGA este bazată pe logica hardware și nu suferă de problemele de performanță pe care le au procesoarele de semnal implementate software. FPGA-urile permit aplicațiilor să lucreze în paralel, astfel încât un filtru de ordin 128 funcționează la fel de rapid ca unul de ordin 10. Implementările FPGA ale aplicațiilor pot utiliza tehnica „pipelining”, astfel încât filtrarea, corelarea și alte aplicații să poată fi executate concomitent. Într-un FPGA, spre deosebire de DSP, toate aplicațiile (filtrare, corelare, etc.) lucrează majoritatea timpului de funcționare a FPGA-ului. Implementarea FPGA poate conduce la îmbunătățiri ale performanțelor prelucrării digitale de semnal cu de la 10 la 1000 de ori față de cel mai avansat DSP la același cost, sau chiar mai ieftin.




Figura 6. Filtru FIR transversal fără multiplicări

$$N = 2^k \cdot (1 + x) \quad (20)$$

$$\log_2 N = k + \log_2(1 + x) \approx k + x \quad (21)$$

Filtrele transversale convenționale necesită un element de multiplicare pentru fiecare priză. Multiplicarea este un proces consumator de resurse și timp. De sigur, o abordare este aceea a utilizării unei arhitecturi pipeline a unei unități de înmulțire adunare (MAC), structura echivalentă a unui filtru transversal. Însă există și o altă soluție și anume aceea a translării operațiilor de înmulțire în operații de adunare în domeniul logaritmic. Arhitectura unui astfel de filtru este prezentată în Figura 6 și are la bază faptul că orice număr binar N poate fi rescris precum în relația (20), iar în condițiile în care $0 \leq x < 1$, este valabilă aproximația exprimată de relația (21).

4.2. Predicția liniară directă

O problema des întâlnită în analiza seriilor temporale este predicția unei valori a unui proces stochastic staționar, fiind dat un set de eșantioane al procesului.




Figura 7. Structura unui filtru transversal liniar




Figura 8. Schema bloc a unei celule MAC (filtru transversal) însoțită de unitatea de comandă

Pentru un proces stohastic staționar $X(n)$ cu medie nulă descris de setul de eșantioane $x(n), x(n-1), x(n-2), \dots, x(n-N)$ se pune problema determinării estimatului valorii $x(n)$. Eșantioanele $x(n-1), x(n-2), \dots, x(n-N)$ subîntind un spațiu N dimensional notat χ_{n-1} . Fie $\hat{x}(n|\chi_{n-1})$ valoarea predicționată (estimatul) a eșantionului $x(n)$. În cazul predicției liniare,

estimatul este o combinație liniară a eșantioanelor $x(n-1)$, $x(n-2)$, ..., $x(n-N)$. Valoarea prezisă $\hat{x}(n|x_{n-1})$ poate fi exprimată conform teoriei filtrării prin relația (22). Implementarea acestei relații se poate realiza cu ajutorul unei structuri de filtru liniar transversal FIR, având coeficienții prizelor $w_{f,1}^*$, $w_{f,2}^*$, ..., $w_{f,N}^*$ și intrările acestora $x(n-1)$, $x(n-2)$, ..., $x(n-N)$. O astfel de structură este prezentată în *Figura 7*, fiind adaptată din structura reprezentată în *Figura 1*. În conformitate cu teoria filtrării Wiener, intrările prizelor filtrului sunt procese stochastice staționare în sens larg, cu media de valoare nulă, iar ponderile prizelor sunt optimizate în sensul mediei pătratice.

$$\hat{x}(n|x_{n-1}) = \sum_{k=1}^N w_{f,k}^* \cdot x(n-k) \quad (22)$$

Pentru modelare VHDL și implementare FPGA a fost aleasă o arhitectură de filtru predictor liniar de tip pipelined ce vehiculează valori complexe, formată din două componente de bază: unitatea de înmulțire sumare (MAC) și unitatea de control a acesteia, care poate fi modelată ca o mașină cu stări finite (FSM). Această arhitectură este ilustrată în *Figura 8*.

4.3. Model VHDL a unei unități înmulțire sumare (MAC)

Filtrul transversal, ilustrat în *Figura 7*, conține trei tipuri de operații: ① memorare, ② înmulțire, ③ adunare. Operația de memorare este efectuată de cele $N-1$ celule de întârziere de un tact, notate z^{-1} . Eșantioanele intrării sunt: $x(n)$, $x(n-1)$, $x(n-2)$, ..., $x(n-N)$. Eșantionul $x(n)$ reprezintă valoarea curentă de la intrare, iar eșantioanele $x(n-1)$, $x(n-2)$, ..., $x(n-N)$ reprezintă valorile întârziate ale intrării. Operația de înmulțire a eșantioanelor intrării și a coeficienților $w_{f,1}^*$, $w_{f,2}^*$, ..., $w_{f,N}^*$ este realizată de setul de multiplicatoare din *Figura 7*. Rolul sumatoarelor este acela de a suma ieșirile multiplicatoarelor pentru a produce semnalul dorit la ieșirea filtrului.

Celula de bază combinațională generică ce stă la baza unității de înmulțire adunare este prezentată în *Figura 9*. Un eșantion al fluxului de date de la intrare este aplicat registrului R_{in} . Acesta furnizează datele circuitului logic combinațional (CLC) pentru a fi prelucrate. Rezultatele sunt furnizate registrului de ieșire R_{out} .




Figura 9. Schema bloc a unei unități MAC

Pentru structura de bază combinațională din *Figura 9*, durata minimă de timp în care se pot aplica eșantioane noi de date la intrarea registrului R_{in} depinde de timpul de propagare prin registrul de intrare ($t_{pR_{in}}$), de timpul de calcul necesar circuitului

combi-național (t_{pCLC}) și de timpul de prestabilire ($t_{suR_{out}}$) la registrul de ieșire R_{out} pentru ca frontul activ al impulsului de tact să poată comuta bistabilii acestui registru. Frecvența maximă de funcționare este dată de relația (23).

$$f_{Max} = \frac{1}{t_{pR_{in}} + t_{pCLC} + t_{pR_{out}}} \quad (23)$$

Acumulatorul este inițial șters și este resetat după fiecare procesare a unei perechi de eșantioane. Operațiile efectuate pentru fiecare pereche de eșantioane în parte sunt: patru înmulțiri pentru a obține produsele intermediare, apoi o scădere și o adunare pentru a obține produsul final, iar în final două adunări pentru obținerea (acumularea) rezultatului.

Timpul necesar procesării unei perechi de eșantioane este egal cu suma întârzierilor celor trei componente din structura circuitului plus timpul de prestabilire pentru registrul de ieșire (24).

$$T_{CLK} = t_{pInm} + t_{pSub/ Add} + t_{pAdd} + t_{suR_{out}} \quad (24)$$




Figura 10. Structura unei unități MAC

În Figura 10 este prezentată schema cu organizare combi-națională a unității de multiplicare – adunare. Această variantă de circuit prezintă dezavantajul unei perioade de tact prea mare. Pentru creșterea frecvenței de lucru (execuție) a circuitului se introduce structura organizatorică de tip pipeline. Schema cu organizare pipeline a unei MAC (unitate de înmulțire adunare, structură echivalentă unui filtru transversal) este prezentată în Figura 11.

Structura pipeline nu afectează funcționalitatea sistemului. La intrarea R_{in} cei doi vectori complecși reprezintă eșantioanele semnalului de intrare $\{x_i\}$ și cele ale coeficienților filtrului $\{w_{f,i}^*\}$. Rezultatul este suma $\sum_{i=1}^N x_i \cdot w_{f,i}^*$, unde N reprezintă lungimea secvențelor de intrare, iar secvențele complexe de la intrare sunt de forma (25).

$$\begin{aligned} x_i &= x_{re} + j \cdot x_{im} \\ w_{f,i}^* &= w_{re} + j \cdot w_{im} \end{aligned} \quad (25)$$

Schema conține registrul de intrare R_{in} , registrul de ieșire R_{out} și două registre pipeline R_1, R_2 . De asemenea mai sunt prezente un multiplicator M , un circuit de adunare/scădere AS și un circuit numai de adunare A .

Mai întâi se memorează prima pereche de eșantioane în registrul de intrare, pe frontul primului semnal de tact (CLK). Pe durata primei perioade de tact multiplicatoarele calculează produsele parțiale ale primei perechi de eșantioane. La al doilea front al semnalului de tact, în primul registru pipeline sunt memorate produsele parțiale, iar în registrul de intrare se memorează perechea de eșantioane următoare. Produsele parțiale au forma (26).

$$\begin{aligned}
 pp_{1re} &= x_{re} \cdot w_{re} \\
 pp_{1im} &= x_{re} \cdot w_{im} \\
 pp_{2re} &= x_{im} \cdot w_{im} \\
 pp_{2im} &= x_{im} \cdot w_{re}
 \end{aligned}
 \tag{26}$$




Figura 11. Structura pipeline a unei unități MAC – FIR

Pe durata celei de a doua perioade a semnalului de tact, unitatea de adunare/scădere calculează produsul final pentru prima pereche de eşantioane (27) iar multiplicatoarele produc primele produse parțiale pentru a doua pereche de eşantioane.

$$\begin{aligned}
 p_{re} &= pp_{1re} - pp_{2re} \\
 p_{im} &= pp_{1im} + pp_{2im}
 \end{aligned}
 \tag{27}$$

La al treilea front de tact produsul final se memorează în al doilea registru pipeline, al doilea produs parțial se memorează în primul registru pipeline, iar a treia pereche de eşantioane de intrare este memorată în registrul de intrare.

Pe durata celei de a treia perioade de tact sumatoarele acumulează produsul final pentru prima pereche de eşantioane cu suma anterioara (28), în timp ce sunt efectuate operațiile corespunzătoare pentru următoarele perechi de eşantioane.

$$\begin{aligned}
 y_{kre} &= y_{re} + p_{re} \\
 y_{kim} &= y_{im} + p_{im}
 \end{aligned}
 \tag{28}$$

La apariția celui de al patrulea front de tact noua sumă este memorată în acumulator. Astfel, după trei perioade ale semnalului de tact de la introducerea primei perechi de eşantioane în registrul de intrare se obține suma respectivă. Sumele corespunzătoare noilor perechi de eşantioane sunt obținute succesiv, după fiecare perioada de tact.

Avantajul acestei organizări pipeline este că reduce perioada semnalului de tact în care se obține la ieșire un rezultat, la perioada celui mai lent registru pipeline, și nu la suma întârzierilor lor.

REFERENCES

- [1] Allaire B, Fischer B., "Block Adaptive Filter", Xilinx Application Note XAPP 055 1997
- [2] Azzini A., Bettoni M., Liberali V., Rossi R., Tettamanzi A., "Evolutionary Design and FPGA Implementation of Digital Filters", University of Milano, 2003
- [3] Comşa C., Bogdan I., „System Level Design of Baseband OFDM for Wireless LAN”, Simpozionul Internațional de Semnale, Circuite și Sisteme, Iulie 10-11, Iași, 2003
- [4] Comşa C., Grigore G., "FIR Filters Implementation Approaches", Buletinul Științific al Universității Tehnice "Gh. Asachi" Iași, Seria Electronică și Telecomunicații, 2003
- [5] El-Eraki S.M., Batchelor J.C., Lee P., Langley R.J., "A Multiplier-less CMA Adaptive Equaliser", University of Kent at Canterbury
- [6] Feldbauer Ch., "Digital Filter Implementation", <http://spsc.inw.tugraz.at>, 2002
- [7] Guo Zhan, "Digital Filter Design: A Practical Prototyping Approach", Lund University, 2003
- [8] Haykin S.S., "Adaptive Filter Theory", 3rd ed., Upper Saddle River, NJ: Prentice Hall, 1996
- [9] Mayer-Baese U., "Digital Signal Processing with FPGA", Springer Verlag Berlin, 2001
- [10] Parhi K.K., "Pipelining in Algorithms with Quantizer Loops", IEEE Transactions on Circuits and Systems, vol. 38, No. 7, July 1991
- [11] Parhi Keshab K., "VLSI Digital Signal Processing: Design and Implementation", John Wiley & Sons, Inc., 1999
- [12] Rusu, I., „O Nouă Metodă de Determinare a Stabilității Filtrelor Numerice Recursive”, Telecomunicații, Nr.1/2001
- [13] Stoica L., "A VHDL Model of a Pipelined Multiplier Accumulator", Proceedings of the 6th International Conference DAS-2002, Suceava, România, 23-25 May, 2002, pp 7-10
- [14] Stoica L., "A VHDL Pipeline Control Unit Model Approach of a Pipelined Multiplier Accumulator", Buletinul Științific al Univ. „Politehnica” din Timișoara, Transactions on Electronics and Telecommunications, Tom 47(61), Fascicula 1-2, 2002
- [15] Stoica L., "Transient Performance Degradation of the LMS Adaptive Algorithm", Simpozionul Internațional de Semnale, Circuite și Sisteme, Iulie 10-11, Iași, 2003
- [16] Valls J., Peiro M., Sansaloni T., Boemo E., "A Study About FPGA-Based Digital Filters"